AI(인공지능) 반도체 시장의 병목이 GPU(그래픽처리장치)와 HBM(고대역폭메모리)을 넘어 웨이퍼 수율로 옮겨가고 있다. 지난 2~3년간 엔비디아 GPU 품귀와 HBM 공급난이 AI 인프라 확장의 핵심 제약이었다면, 차세대 경쟁에서는 웨이퍼를 얼마나 안정적으로 가공하고 수율을 끌어올리느냐가 삼성전자와 SK하이닉스의 양산 능력을 가를 변수로 부상하고 있다.
5일 업계에 따르면 HBM4와 HBM4E, 고단 3D낸드 개발이 본격화되면서 웨이퍼 워피지(Wafer Warpage, 웨이퍼의 불규칙적 휨 현상) 문제가 수율과 수익성을 흔드는 새 병목으로 부상하고 있다. 웨이퍼가 변형되면 노광, 식각, 증착, 본딩 공정의 정밀도가 떨어지고 최종 수율도 낮아질 수 있다.
업계에서는 메모리 반도체 산업 내 웨이퍼 워피지에 따른 수율 저하 문제가 지속적으로 제기되고 있다고 본다. 특히 HBM4의 베이스 다이와 코어 다이, 3D낸드에서 관련 문제가 커지고 있다고 봤다.
박준영 한화투자증권 연구원은 “현재 메모리 업체들의 HBM4 수율이 전작인 HBM3E 대비 상당히 낮은 것으로 파악된다”며 “이는 특정 업체만의 문제가 아니라 삼성전자, SK하이닉스, 마이크론 등 D램 3사 모두에게서 발생하고 있는 현상으로 추측된다”고 분석했다.
HBM4에서 웨이퍼 휨 문제가 커지는 배경은 구조 변화다. HBM4는 더 높은 대역폭과 용량을 구현하기 위해 적층 수를 늘려야 한다. 그러나 전체 패키지 높이는 제한돼 있어 개별 D램 다이는 더 얇아질 수밖에 없다. 다이가 얇아질수록 외부 힘과 내부 응력을 견디는 힘은 약해진다.
입출력 수 증가와 연결 피치 미세화도 부담을 키운다. TSV, 구리 배선, 절연막, 마이크로범프, 베이스 다이 배선층 등이 더 촘촘하게 배치되면서 열처리와 냉각 과정에서 미세한 응력이 쌓인다. 결국 HBM4는 더 얇아진 다이 위에 휨을 유발하는 구조물이 더 높은 밀도로 올라가는 형태가 된다.
삼성전자와 SK하이닉스의 차세대 HBM 경쟁도 이 지점에서 갈릴 가능성이 크다. 지금까지 시장의 관심은 누가 엔비디아 등 글로벌 AI 고객사에 먼저 HBM을 공급하느냐, 대역폭과 전력 효율을 얼마나 끌어올리느냐에 쏠렸다. 그러나 HBM4부터는 성능뿐 아니라 안정적인 양산 능력이 같은 무게로 평가될 수밖에 없다. 고객사가 요구하는 물량을 제때 공급하려면 수율 확보가 필수이기 때문이다.
삼성전자는 HBM4E 12단 샘플을 글로벌 고객사에 공급하며 추격에 나섰고, SK하이닉스도 HBM4 양산 준비에 속도를 내고 있다. 다만 HBM4 수율이 HBM3E보다 낮은 상황이라면 양사의 승부처는 단순 기술 개발이 아니라 수율을 얼마나 빠르게 끌어올리느냐로 좁혀진다.
고단 3D낸드도 같은 압박을 받고 있다. 낸드는 300단을 넘어 400단 이상 경쟁으로 향하고 있다. 3D낸드는 셀을 수직으로 쌓는 구조라 산화막과 질화막 같은 박막을 수백 층 반복해서 증착한다. 초기에는 작은 응력에 그치지만 층수가 높아질수록 힘이 누적돼 웨이퍼 전체가 휘기 쉬워진다. 고단화가 진행될수록 워피지 제어가 수율의 핵심으로 부상하는 이유다.
AI 반도체 병목은 공급망 단계별로 이동하고 있다. 초기에는 GPU 확보가 문제였고, 이후 AI 가속기 수요가 폭증하면서 HBM 공급 부족이 병목으로 떠올랐다. 이제는 HBM을 많이 설계하고 주문하는 단계를 넘어 실제로 얼마나 안정적으로 만들어낼 수 있느냐가 관건이 되고 있다.
HBM은 일반 D램보다 제조 난도가 높다. TSV, 마이크로범프, 베이스 다이, 첨단 패키징이 결합된 제품이기 때문이다. 적층 수가 늘고 구조가 복잡해질수록 미세한 웨이퍼 변형도 전체 수율에 영향을 준다. 수율이 몇%포인트만 흔들려도 생산 가능 물량과 수익성이 크게 달라질 수 있다.
웨이퍼 수율은 고객사 비용과 납기에도 직결된다. AI 서버 업체와 글로벌 빅테크는 HBM을 안정적으로 확보해야 데이터센터 투자 계획을 세울 수 있다. 메모리 업체가 수율을 충분히 끌어올리지 못하면 납품 일정이 밀리고, 공급 부족은 가격 상승으로 이어질 수 있다.
웨이퍼 워피지 문제가 커지면서 BSD 공정의 중요성도 높아지고 있다. BSD는 웨이퍼 뒷면에 보정막을 입혀 앞면 박막 공정에서 발생한 응력을 상쇄하는 기술이다. 앞면에 쌓인 박막들이 웨이퍼를 한쪽 방향으로 잡아당기면, 뒷면에 반대 방향의 응력을 가진 막을 형성해 휨을 줄이는 방식이다.
다만 BSD는 단순히 웨이퍼 뒷면에 막을 입히는 공정이 아니다. 웨이퍼가 어느 방향으로 얼마나 휘었는지에 따라 보정막의 재료, 두께, 응력, 증착 조건을 정밀하게 조절해야 한다. 보정막이 약하면 휨이 충분히 잡히지 않고, 반대로 너무 강하면 웨이퍼가 반대 방향으로 다시 휠 수 있다.
한화투자증권은 BSD 장비 수요가 현재 NAND 기준 2.5~3K당 1대, DRAM·HBM 기준 5~7K당 1대 수준으로 형성돼 있는 것으로 봤다.
박준영 한화투자증권 연구원은 “메모리 업체들의 증설 일정이 앞당겨지고 규모도 당초 예상보다 커지고 있다”며 “HBM과 NAND 고도화 과정에서 웨이퍼 워피지 대응을 위한 BSD 장비 수요가 확대될 수 있다”고 분석했다.
5일 업계에 따르면 HBM4와 HBM4E, 고단 3D낸드 개발이 본격화되면서 웨이퍼 워피지(Wafer Warpage, 웨이퍼의 불규칙적 휨 현상) 문제가 수율과 수익성을 흔드는 새 병목으로 부상하고 있다. 웨이퍼가 변형되면 노광, 식각, 증착, 본딩 공정의 정밀도가 떨어지고 최종 수율도 낮아질 수 있다.
업계에서는 메모리 반도체 산업 내 웨이퍼 워피지에 따른 수율 저하 문제가 지속적으로 제기되고 있다고 본다. 특히 HBM4의 베이스 다이와 코어 다이, 3D낸드에서 관련 문제가 커지고 있다고 봤다.
박준영 한화투자증권 연구원은 “현재 메모리 업체들의 HBM4 수율이 전작인 HBM3E 대비 상당히 낮은 것으로 파악된다”며 “이는 특정 업체만의 문제가 아니라 삼성전자, SK하이닉스, 마이크론 등 D램 3사 모두에게서 발생하고 있는 현상으로 추측된다”고 분석했다.
HBM4에서 웨이퍼 휨 문제가 커지는 배경은 구조 변화다. HBM4는 더 높은 대역폭과 용량을 구현하기 위해 적층 수를 늘려야 한다. 그러나 전체 패키지 높이는 제한돼 있어 개별 D램 다이는 더 얇아질 수밖에 없다. 다이가 얇아질수록 외부 힘과 내부 응력을 견디는 힘은 약해진다.
입출력 수 증가와 연결 피치 미세화도 부담을 키운다. TSV, 구리 배선, 절연막, 마이크로범프, 베이스 다이 배선층 등이 더 촘촘하게 배치되면서 열처리와 냉각 과정에서 미세한 응력이 쌓인다. 결국 HBM4는 더 얇아진 다이 위에 휨을 유발하는 구조물이 더 높은 밀도로 올라가는 형태가 된다.
삼성전자와 SK하이닉스의 차세대 HBM 경쟁도 이 지점에서 갈릴 가능성이 크다. 지금까지 시장의 관심은 누가 엔비디아 등 글로벌 AI 고객사에 먼저 HBM을 공급하느냐, 대역폭과 전력 효율을 얼마나 끌어올리느냐에 쏠렸다. 그러나 HBM4부터는 성능뿐 아니라 안정적인 양산 능력이 같은 무게로 평가될 수밖에 없다. 고객사가 요구하는 물량을 제때 공급하려면 수율 확보가 필수이기 때문이다.
삼성전자는 HBM4E 12단 샘플을 글로벌 고객사에 공급하며 추격에 나섰고, SK하이닉스도 HBM4 양산 준비에 속도를 내고 있다. 다만 HBM4 수율이 HBM3E보다 낮은 상황이라면 양사의 승부처는 단순 기술 개발이 아니라 수율을 얼마나 빠르게 끌어올리느냐로 좁혀진다.
고단 3D낸드도 같은 압박을 받고 있다. 낸드는 300단을 넘어 400단 이상 경쟁으로 향하고 있다. 3D낸드는 셀을 수직으로 쌓는 구조라 산화막과 질화막 같은 박막을 수백 층 반복해서 증착한다. 초기에는 작은 응력에 그치지만 층수가 높아질수록 힘이 누적돼 웨이퍼 전체가 휘기 쉬워진다. 고단화가 진행될수록 워피지 제어가 수율의 핵심으로 부상하는 이유다.
AI 반도체 병목은 공급망 단계별로 이동하고 있다. 초기에는 GPU 확보가 문제였고, 이후 AI 가속기 수요가 폭증하면서 HBM 공급 부족이 병목으로 떠올랐다. 이제는 HBM을 많이 설계하고 주문하는 단계를 넘어 실제로 얼마나 안정적으로 만들어낼 수 있느냐가 관건이 되고 있다.
HBM은 일반 D램보다 제조 난도가 높다. TSV, 마이크로범프, 베이스 다이, 첨단 패키징이 결합된 제품이기 때문이다. 적층 수가 늘고 구조가 복잡해질수록 미세한 웨이퍼 변형도 전체 수율에 영향을 준다. 수율이 몇%포인트만 흔들려도 생산 가능 물량과 수익성이 크게 달라질 수 있다.
웨이퍼 수율은 고객사 비용과 납기에도 직결된다. AI 서버 업체와 글로벌 빅테크는 HBM을 안정적으로 확보해야 데이터센터 투자 계획을 세울 수 있다. 메모리 업체가 수율을 충분히 끌어올리지 못하면 납품 일정이 밀리고, 공급 부족은 가격 상승으로 이어질 수 있다.
웨이퍼 워피지 문제가 커지면서 BSD 공정의 중요성도 높아지고 있다. BSD는 웨이퍼 뒷면에 보정막을 입혀 앞면 박막 공정에서 발생한 응력을 상쇄하는 기술이다. 앞면에 쌓인 박막들이 웨이퍼를 한쪽 방향으로 잡아당기면, 뒷면에 반대 방향의 응력을 가진 막을 형성해 휨을 줄이는 방식이다.
다만 BSD는 단순히 웨이퍼 뒷면에 막을 입히는 공정이 아니다. 웨이퍼가 어느 방향으로 얼마나 휘었는지에 따라 보정막의 재료, 두께, 응력, 증착 조건을 정밀하게 조절해야 한다. 보정막이 약하면 휨이 충분히 잡히지 않고, 반대로 너무 강하면 웨이퍼가 반대 방향으로 다시 휠 수 있다.
한화투자증권은 BSD 장비 수요가 현재 NAND 기준 2.5~3K당 1대, DRAM·HBM 기준 5~7K당 1대 수준으로 형성돼 있는 것으로 봤다.
박준영 한화투자증권 연구원은 “메모리 업체들의 증설 일정이 앞당겨지고 규모도 당초 예상보다 커지고 있다”며 “HBM과 NAND 고도화 과정에서 웨이퍼 워피지 대응을 위한 BSD 장비 수요가 확대될 수 있다”고 분석했다.