UNIST 김경록 교수 연구팀 새 반도체 제안삼성전자, 파운드리 사업부서 구현 검증중'초절전·소형화' 등 장점… AI, 자율주행 등 4차산업 파급력 기대
  • ▲ 앞열(좌부터) 이규호 교수, 김성진 교수, 김경록 교수, 장지원 교수. 뒷열(좌부터) 김우석 연구원, 최영은 연구원, 정재원 연구원, 박지호 연구원.ⓒ삼성전자
    ▲ 앞열(좌부터) 이규호 교수, 김성진 교수, 김경록 교수, 장지원 교수. 뒷열(좌부터) 김우석 연구원, 최영은 연구원, 정재원 연구원, 박지호 연구원.ⓒ삼성전자
    국내 연구진이 반도체 정보 처리 시간을 단축하고, 소비전력을 획기적으로 줄일 수 있는 3진법 반도체 기술 구현에 성공했다. 

    삼성전자는 UNIST(울산과학기술원) 전기전자컴퓨터공학부 김경록 교수 연구팀이 초절전 '3진법 금속-산화막-반도체(Ternary Metal-Oxide-Semiconductor)'를 세계 최초로 대면적 실리콘 웨이퍼에서 구현하는데 성공했다고 17일 밝혔다.

    이 연구 결과는 15일(영국 현지시간) 세계적인 학술지 '네이처 일렉트로닉스(Nature Electronics)'에 발표됐다.

    그간 반도체 업계는 AI(인공지능), 자율주행, 사물인터넷 등 대규모 정보를 빠르게 처리하는 고성능 반도체를 만들기 위해 반도체 소자의 크기를 줄여 집적도를 높여 왔다.

    그러나 2진법 기반의 반도체에서는 정보 처리 시간 단축 및 성능 향상에 따른 소비전력 절감에서 한계에 부딪힐 수 밖에 없다. 

    현재 반도체 소자의 크기를 줄여 단위면적당 집적도를 높여 급격히 증가하는 정보를 효과적으로 처리하려면 소자의 소형화로 인한 양자역학적 터널링 현상이 커져 누설전류가 증가한다. 또한 그로 인해 소비전력도 증가하는 문제가 크다.

    3진법 반도체는 이런 문제들을 해결할 수 있을 것이라는 전망이다.

    김경록 교수 연구팀이 개발한 3진법 반도체는 0, 1, 2 값으로 정보를 처리한다. 처리해야 할 정보의 양이 줄어 계산 속도가 빠르고 그에 따라 소비전력도 적다. 또한 반도체 칩 소형화에도 강점이 있다.

    예를 들어 숫자 128을 표현하려면 2진법으로는 8개의 비트(bit, 2진법 단위)가 필요하지만 3진법으로는 5개의 트리트(trit, 3진법 단위)만 있으면 저장 가능하다.

    김경록 교수 연구팀은 소비전력 급증의 주요 원인 중 하나인 누설 전류를 획기적인 발상의 전환을 통해 반도체 소자에서 정보를 처리하는 상태를 구현하는데 활용한다.

    연구팀은 누설전류의 양에 따라 정보를 3진법으로 처리하도록 구현했다. 이번 연구를 통해 현재 산업계에서 널리 활용되고 있는 반도체 공정에서 3진법 반도체를 구현해 상용화에 대한 기대감도 높이고 있다는 분석이다.

    향후 4차 산업혁명의 핵심인 AI, 자율주행, 사물인터넷, 바이오칩, 로봇 등의 기술발전에 있어 큰 파급 효과가 있을 것으로 기대된다.

    김경록 교수는 "이번 연구결과는 기존의 2진법 반도체 소자 공정 기술을 활용해 초절전 3진법 반도체 소자와 집적회로 기술을 구현했을 뿐만 아니라, 대면적으로 제작돼 3진법 반도체의 상용화 가능성까지 보여줬다는 것에 큰 의미가 있다"며 "기존 2진법 시스템 위주의 반도체 공정에서 3진법 시스템으로 메모리 및 시스템 반도체의 공정·소자·설계 전 분야에 걸쳐 미래 반도체 패러다임 변화를 선도할 것"이라고 말했다.

    삼성전자 관계자는 "김경록 교수팀 연구지원을 위해 파운드리 사업부 팹(FAB)에서 미세공정으로 3진법 반도체 구현을 검증하고 있다"고 했다.

    한편 삼성미래기술육성사업은 국가 미래 과학기술 연구 지원을 위해 2013년부터 10년간 1조5000억원을 지원하고 있으며, 지금까지 532개 과제에 6826억원을 집행했다.