인텔, 1.8나노 2024년 구현 목표 발표반도체 장비 공급 부족 및 초기 수율 문제 지적TSMC-삼성전자, 투자 및 초미세 공정 경쟁
  • ▲ ⓒ연합뉴스
    ▲ ⓒ연합뉴스
    인텔이 초미세 공정 로드맵을 발표하며 대만의 파운드리 1위 TSMC 및 삼성전자와 본격적인 기술경쟁을 예고했다. 

    15일 관련업계에 따르면 인텔 펫 겔싱어 CEO는 미국 오리건주 힐스보로에 위치한 반도체 생산시설 D1X 팹 확장 개장 행사에 참석해 "1.8나노미터(㎚·1nm는 10억분의 1ｍ)를 2024년에 구현할 것"이라고 언급했다.

    인텔은 최근 미국 오리건주 힐스보로에서 모드3(Mod 3) 공장을 열었다. 이번 공장은 인텔의 론러 에이커스 캠퍼스에 있는 D1X 공장(약 7587평)을 확장한 것으로 각종 기술을 선도하는 역할을 맡고 있다. 모드3에서는 새로운 클린룸 공간을 통해 생산능력 20% 확대가 이뤄질 전망이다.

    인텔은 모드3 공개와 함께 캠퍼스 이름을 창업자의 이름을 따서 '고든 무어 파크'로 명명한다고 밝혔다. 고든 무어는 무어의 법칙으로 유명한 인텔 설립자다. 18개월마다 반도체 집적회로 성능이 2배로 증가한다는 것이 골자다.

    인텔은 지난해 파운드리 사업 재진출을 천명하며 애리조나, 오하이오, 독일에 새 공장을 짓는 데 800억달러를 투자하고 칩 연구를 가속화하고 있다. 인텔은 2024년 하반기 18A(옹스트롬) 노드를 제조하고 2025년 반도체 선두자리를 탈환하겠다는 방침이다.

    인텔은 2024년 상반기 '20A'부터 차세대 공정 기술 'GAA(Gate All Around)'를 도입할 계획이다. GAA는 기존보다 칩 면적은 줄이고 소비 전력은 감소시키면서 성능은 높인 신기술이다. 계획대로면 인텔은 2024년이 되면 선두 업체를 모두 제치고 업계 1위로 올라선다. 

    삼성전자는 이미 올해 상반기 GAA 기반의 3나노 양산을 시작한다는 목표를 가지고 있다. TSMC도 2025년 전후로 GAA 기반의 2나노 공정을 적용할 계획인 만큼 3사의 경쟁도 한층 뜨거워질 전망이다. 

    TSMC는 대만 뿐만 아니라 미국, 일본 등과 협력해 글로벌 생산라인을 확충하고 있다. 5나노 칩 생산을 위해 2024년 완공을 목표로 미국 애리조나주에 120억달러(약 14조7000억원) 규모의 공장을 짓고 있다. 

    일본 구마모토현에선 소니와 70억달러(약 8조5000억원)을 들여 월 12인치 웨이퍼 4만5000장 생산이 가능한 공장을 건설 중이다. 최근 극심한 품귀 현상을 빚고 있는 차량용 반도체 등 22∼28나노 공정 제품이 양산될 예정이다.

    다만 업계에서는 반도체 장비 공급 부족이 심화되고 있는 만큼 인텔이 계획대로 사업을 진행할지 지켜봐야 한다는 입장이다. 

    닛케이 아시아와 반도체 업계에 의하면 ASML과 어플라이드머티리얼즈, KLA, 램리서치 등 반도체 장비 제조사들이 리드타임으로 최대 18개월이 소요될 수 있다고 통보한 상태다.  

    이 업체들은 노광(웨이퍼에 회로를 그려 넣는 공정), 식각(그려진 반도체 회로만 남기고 불필요한 부분을 부식시켜 깎아내는 공정), 증착(회로를 보호하기 위해 막을 씌우는 공정) 등 반도체 전공정 장비를 주로 만든다.

    유니마이크론 회장은 기판 제조에 사용하는 장비를 배송까지 최대 30개월이 소요될 수 있다고 밝혔다.

    이는 반도체 업계가 대규모 공장 증설에 나선데 따른 것으로 분석되고 있다. 반도체 부족 현상을 해소하기 위해 각 업체들이 대규모 투자에 나서고 있어서다. 삼성전자는 2030년까지 170조원, 인텔은 유럽 공장 건립을 위해 110조원, TSMC는 올해에만 50조원 이상을 투자할 예정이다.

    또한 초미세 공정 초기 수율 문제도 거론된다. 통상 반도체업계는 10나노대 이하에 진입하면서 기술 장벽에 부딪혔다. 인텔이 예고한 1.8나노 공정에 들어서면 반도체 업계는 나노 경쟁에서 옹스트롬(0.1나노) 경쟁으로 넘어간다. 특히 초미세화를 위해서는 극자외선(EUV) 노광장비에도 적응해야 하는데 생산 초기 수율 문제에 부딪힐 수 있다는 분석이다.