인텔, 3나노 대전 가세... TSMC-삼성과 3파전 '예고'

인텔이 연내 3나노 반도체를 양산할 것이라고 언급하면서 글로벌 파운드리 시장에서 치열할 경쟁을 예고하고 있다.

22일 관련업계에 따르면 펫 겔싱어 인텔 최고경영자(CEO)는 미국 캘리포니아 새너제이에서 열린 ‘인텔 이노베이션 2023’ 행사에서 “4나노는 양산 준비가 완료됐고 3나노는 연말 양산에 돌입할 것"이라고 강조했다.

3나노 양산에 돌입한 TSMC와 삼성전자 공정을 연내 따라잡겠다는 것이다. 지난 2021년 파운드리 복귀를 선언하며 초미세공정 싸움에 본격적으로 뛰어든 인텔이 반도체 강자로서 입지를 굳히겠다는 의지다. 이를 통해 인텔은 내년에는 삼성전자를 제치고 업계 2위로 도약한다는 목표다.

업계에서는 과거 10나노대 문턱에서 고전하던 인텔의 이번 발표에 놀랍다는 반응이다. 인텔이 지난 2021년 초미세 공정 계획을 발표할 당시만 해도 계획대로 실현하기 어렵다는 회의적인 시각이 대부분이였다. 

그러나 인텔이 이번 행사에서 계획대로 진행되고 있다는 것을 분명히 한 만큼 2025년에 1.8나노급 제품까지 양산한다는 목표도 실현 가능성은 클 것이라는 분석이다.

다만 높은 생산 단가와 초미세 설비 도입 등은 걸림돌로 작용할 수 있다는 분석이다. 

특히 2나노 이하 초미세 공정을 위해서는 차세대 EUV(극자외선) 노광장비인 하이NA EUV 확보가 필수다. 네덜란드 반도체 장비 업체인 ASML이 생산하는 이 장비는 공급망 차질 등 영향으로 출고 지연 가능성이 거론되고 있다. 

인텔의 공개 발표로 TSMC, 삼성전자와 3나노 경쟁은 한층 치열해질 것으로 보인다. 글로벌 파운드리 시장은 TSMC가 지난 1분기 기준 59%의 점유율로 기록하며 압도적인 모습을 유지하고 있다. 뒤를 이어 ▲삼성전자(13%) ▲글로벌 파운드리(7%) ▲UMC(6%) ▲SMIC(5%) 순이다.

삼성전자는 지난해 6월 글로벌 파운드리 1위 대만의 TSMC보다 앞서 3나노 공정 양산에 성공했다. 

삼성전자는 3나노부터 AA(게이트올어라운드) 신기술을 적용했다. GAA는 트랜지스터의 게이트와 채널이 닿는 면을 4개로 늘린 차세대 기술이다. 기존 핀펫(FinFET) 구조보다 1면을 늘려 전력 효율을 높이는 방식으로 전류의 흐름을 조절하는 트랜지스터는 게이트와 채널의 접촉면이 많을수록 전류 흐름을 세밀하게 제어할 수 있다.

GAA 기술을 적용한 삼성전자의 3나노 반도체는 5나노 제품보다 칩 면적을 약 35% 이상 줄일 수 있고 여기에 소비전력을 50% 감소시키면서 성능(처리속도)은 약 30% 향상시킬 수 있다.

TSMC는 3나노 이하 반도체 공정에서도 속도를 내며 1위 자리 지키기에 힘을 쏟고 있다. TSMC는 올해 2나노 시범생산 돌입에 이어 2026년에는 1나노 공장을 착공해 2027년 시범 생산, 2028년 양산을 시작한다는 목표를 세웠다.

이에 TSMC는 자국에 3나노 이하 최신 반도체 공장 구축에 돌입한 상황이다. 대만 가오슝 공장은 현재 28나노에서 2나노 공정으로 설계 변경하고 2025년 양산한다는 계획이다. 이어 3나노와 5나노 공정을 남부 타이난의 남부과학단지에서, 7나노 공정을 중부과학단지에서 생산한다.