TSMC, 여전한 자신감… "2나노 양산 계획 문제 없어"

TSMC가 삼성에 주도권을 내줬던 3나노미터(nm) 제조 공정 수율을 확보한 것은 물론이고 2나노 양산 계획도 차질없이 이뤄지고 있다며 파운드리 1위 자리를 이어가겠다는 자신감을 드러냈다. 지난해 반도체 시장이 침체된 가운데도 웨이퍼 출하량을 늘렸고 특히 7나노 이하 첨단 공정 비중이 절반 이상이라는 점을 강조하고 나섰다.

8일 반도체업계에 따르면 TSMC는 최근 주주들에게 보내는 연례 보고서를 통해 2나노 공정 개발이 순조롭게 진행되고 있으며 내년부턴 기술 테스트를 시작한다고 밝혔다. 이 같은 계획에 차질이 없는 가운데 오는 2년 뒤인 오는 2025년에는 본격 양산을 시작한다.

TSMC는 2나노 공정 성능이 3나노(3N) 공정의 개선된 버전인 'N3E'보다 최대 15% 성능이 향상될 수 있다고 자신했다. 우선 올해 안에 이 3나노 공정의 개선판인 N3E를 양산하고 내년 하반기엔 이보다 성능을 조금씩 더 향상시킨 버전인 'N3P', 'N3X'를 순차적으로 양산하겠다는 계획이다. 공정 집적도와 속도는 높이고 전력은 낮춰 고성능 컴퓨팅(HPC)용으로도 내놓겠다고 예고했다.

2나노 공정 제품은 3나노 제품보다 최대 30% 전력 소비를 감소할 수 있다는게 TSMC의 설명이다. 업계에선 이 같은 전력 소비량 감소 효율을 높이면 애플의 노트북인 맥북 제품용 프로세서에 맞춤형이라 애플을 또 다시 고객사로 유치할 수 있는 강력한 유인책이 될 것이라고 평한다.

이 같은 3나노 및 2나노 양산 계획은 앞서 지난달 26일(현지시간) 미국 캘리포니아에서 열린 'TSMC 기술 심포지엄' 행사에서도 언급됐다. 이달 중에는 미국 내 반도체 생산기지가 몰려있는 텍사스 오스틴과 매사추세츠주 보스턴 등에서도 심포지엄을 열어 고객사 유치에 나선다.

TSMC가 이처럼 3나노 공정 기술 현황과 2나노 개발 로드맵을 재차 공개하고 나선데는 지난 3나노 양산에서 삼성 파운드리에 주도권을 뺏긴 경험이 영향을 미친 것으로 보인다. 삼성 파운드리는 지난해 6월 세계 최초로 3나노 공정 양산을 시작했을 뿐만 아니라 TSMC가 아직 적용하지 않은 차세대 트랜지스터 기술인 'GAA(Gate All Around)'를 기반으로 해 그 간 독보적 1위를 점해온 TSMC를 긴장하게 했다.

난이도가 높은 GAA 공정으로 수율 잡기가 까다로운 것으로 알려진 가운데 최근엔 삼성이 60~70% 수준의 안정적인 수율까지 확보하며 점차 TSMC를 압박하고 있기도 하다. 업계에선 TSMC도 3나노 수율 관련한 이야기들이 오갈 정도로 수율 잡기가 3나노 파운드리 공정 승패를 가를 핵심으로 꼽힌다. 이를 의식한 TSMC가 심포지엄이나 연례 보고서를 통해 수율 이슈나 공정 계획을 더 공식적으로 밝히는 모습이다.

깊어지는 반도체업황 악화에도 TSMC는 성장을 이어가고 있다는 점도 강조했다. TSMC는 연례 보고서를 통해 지난해 웨어퍼 출하량이 반도체 시장 침체에도 불구하고 7% 넘게 증가했다고 밝혔다. 더불어 시장점유율은 4% 늘리는데 성공했고 전 세계에서 판매되는 비메모리 반도체 중 30%가 자사 공급 제품이라는 자부심을 드러냈다.

7나노 이하 첨단 공정 비중이 확대되고 있다는 데도 주목했다. 지난 2021년에는 전체 웨어퍼 중 절반 가량이 이 같은 첨단 공정에 사용됐는데 지난해엔 이 비중을 53%로 늘렸다고 주주들에게 알렸다.